rs 触发器怎么理解 数字电路基础详解

rs 触发器是数字电路里面最基础的双稳态存储单元，也叫基本 rs 锁存器，核心功能是记忆一位二进制状态，拥有两个输入，分别是置位端 S 和复位端 R，还有两个互补输出端 Q 和非 Q，它可以保持原有状态，也可以通过 S 或者 R 输入把输出置成 1 或者清零成 0，是所有触发器寄存器计数器的底层基础单元，很多初学者容易混淆 rs 触发器和时钟 rs 触发器，基础 rs 锁存器是电平直接触发，不需要时钟信号，只要输入发生变化输出马上跟着改变，同步 rs 触发器增加时钟 clk，只有时钟有效电平到来的时候，才响应 S 和 R 的输入，平时输入变化不会改变输出，理解 rs 触发器，就可以看懂后续 D 触发器 JK 触发器的演变逻辑，因为后面这些触发器本质都是在 rs 触发器基础上改造，解决 rs 触发器存在的不定态问题。

基础符号与端口定义

rs 触发器分两种实现，一种是或非门搭建，高电平有效，S 等于 1 置位，R 等于 1 复位，另一种是与非门搭建，低电平有效，这个是非常关键的区分点，两种结构逻辑功能一致，但是有效电平相反，做题和画电路图的时候经常容易搞混。

真值表 或非门高有效 rs 触发器

重点就是 S 和 R 同时为 1 这个禁止情况，两个输出都会变成相同电平，S 和 R 同时撤销之后，最终 Q 变成 0 还是 1 无法预判，也就是不定态，这是 rs 触发器最大缺陷，后续 JK 触发器就是专门解决这个约束问题。

同步 rs 触发器 带时钟版本

同步 rs 触发器在基础 rs 锁存器前面增加一级门控，加入时钟 clk

工作规则

1 clk 无效的时候，S 和 R 输入被封锁，rs 触发器保持原来状态

2 clk 有效电平期间，才响应 S 和 R 的置位复位操作

3 依然保留 S 等于 1 R 等于 1 的不定态禁止约束

学习理解步骤

第一步 记住 S 是置位，R 是复位，S 作用是让 Q 变成 1，R 作用是让 Q 变成 0

第二步 分清是或非门高有效还是与非门低有效 rs 触发器

第三步 读懂真值表，重点理解保持 置 1 清 0 不定态四种情况

第四步 区分基本 rs 锁存器和同步 rs 触发器，是否带时钟是核心差别

第五步 理解缺陷，明白为什么后续会衍生 D 触发器 JK 触发器，就是为消除 rs 触发器的不定态

rs 触发器和其他触发器对比

常见应用场景

1 按键消抖，利用 rs 锁存器稳定按键信号，消除机械按键抖动

2 寄存器基础单元，搭建多位锁存器

3 作为时序电路底层单元，组合成计数器分频电路

综合总结，rs 触发器就是可以记忆一位数据的双稳态单元，S 置位 R 复位，可以保持状态，最大特点是存在 S R 同时有效的不定态，同步版本增加时钟控制响应时机，它是时序数字电路入门核心单元，掌握它才能继续学习其他进阶触发器。

【常见问题】

问题 1 rs 触发器为什么会出现不定态

回答 1 rs 触发器出现不定态是因为 S 和 R 同时处于有效电平，rs 触发器两个输出不再互补，当 S 和 R 同时撤销之后，rs 触发器最终状态无法预测，所以 rs 触发器真值表里面把这个情况列为禁止输入。

问题 2 rs 触发器和同步 rs 触发器差别是什么

回答 2 rs 触发器也就是基本 rs 锁存器没有时钟，输入变化输出立刻改变，同步 rs 触发器增加时钟 clk，只有时钟有效时 rs 触发器才响应 S 和 R，同步 rs 触发器平时会锁存原有状态。

问题 3 rs 触发器可以直接用来做无约束时序电路吗

回答 3 rs 触发器不适合无约束场景，因为 rs 触发器存在 S R 同时有效的不定态缺陷，如果输入有可能同时有效，一般会改用 JK 触发器或者 D 触发器，避开 rs 触发器的禁止状态。

【免责申明】

本文为数字电路教学科普，不同教材门电路搭建方式定义略有差异，学习请以课程教材和原厂器件手册为准，本文内容仅供学习参考。